简单hspice code问题求助！

fujiapple

各位大牛，我想求助一个自己编写hspice code遇到的问题！我想通过修改.lib文件中的一个参数达到改变 gate delay的过程，但是写完之后怎么修改delay time结果都不变，我是一个刚接触hspice的学生，现在非常着急，希望大家多帮帮我！谢谢大家了！附上我自己写的code！说明：lib文件中有三个mos管，nmos、pmos和pmos0，我想改变pmos0中的一个参数，然后使得电路delay变化。再次谢谢大家了！跪求指点！

1. ****************** TITLE: and2 ********************
   
2. .PARAM VIN= '1.2'
   
3. .GLOBAL  vdd! 1.2
   
4. +        gnd! 0
   
5. .PIN vdd!
   
6. +    gnd!
   
7. .TEMP 300.0
   
8. .TRAN 1n 20n
   
9. .MEAS Tran delay-time-fall trig v(inputa) val=0.6v rise=1
   
10. +                          targ v(output) val=0.6v fall=1
    
11. .MEAS Tran delay-time-rise trig v(inputa) val=0.6v fall=1
    
12. +                          targ v(output) val=0.6v rise=1
    
13. 
    
14. .MEAS Tran rise-time trig v(output) val=0.12v rise=1
    
15. +                    targ v(output) val=1.08v rise=1
    
16. .MEAS Tran fall-time trig v(output) val=0.12v fall=1
    
17. +                    targ v(output) val=1.08v fall=1
    
18. .OP
    
19. .OPTION POST
    
20. .LIB '/home/fall11/jxu11/work_folder/lab1/model_65.lib'
    
21. ****************************************************
    
22. .SUBCKT AND a b out
    
23. MM5 out net9 gnd! gnd! nmos W=195n L=65n
    
24. MM3 net5 b gnd! gnd! nmos W=195n L=65n
    
25. MM2 net9 a net5 net5 nmos W=195n L=65n
    
26. MM4 out net9 vdd! vdd! pmos W=195n L=65n
    
27. MM0 net9 a vdd! vdd! pmos W=195n L=65n
    
28. MM1 net9 b vdd! vdd! pmos0 W=195n L=65n
    
29. .MODEL pmos0 PMOS LEVEL= 54
    
30. .MODEL pmos PMOS LEVEL= 54
    
31. .MODEL nmos NMOS LEVEL= 54
    
32. .ENDS
    
33. ****************************************************
    
34. Vv0 vdd! 0 VIN
    
35. Vv1 inputa 0 PWL 0 0V 1n 0V 3n 1.2V 8n 1.2V 10n 0V
    
36. Cc0 out 0 0.05pf
    
37. Vv2  inputb 0 DC VIN
    
38. Xu0  inputa inputb output / and
    
39. ****************************************************
    
40. .END
    

复制代码

mhleu

去掉行29,30,31,編輯model_65.lib成corner model的型式,重點在model_65.lib非你的code.

quhuaibo

GOOD MATERIAL