在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: nano_dv

[资料] Verilog_Testbench编写方法小结

[复制链接]
发表于 2017-2-24 17:37:55 | 显示全部楼层
谢楼主分享
发表于 2017-2-28 17:50:31 | 显示全部楼层
怎么这么冷,支持一下
发表于 2017-2-28 21:08:04 | 显示全部楼层
xuexi学习一下
发表于 2017-3-3 16:03:19 | 显示全部楼层
先看看支持下
发表于 2018-4-6 08:02:47 | 显示全部楼层
感謝大大的熱心分享
发表于 2018-4-7 15:40:58 | 显示全部楼层
很好的东西
发表于 2018-4-8 21:29:19 | 显示全部楼层
学习一下,谢谢分享
发表于 2018-4-17 11:10:41 | 显示全部楼层
好东西,感谢!
发表于 2018-4-17 23:07:53 | 显示全部楼层
楼主 神人也 谢谢分享了
发表于 2018-4-18 10:05:30 | 显示全部楼层
回复 1# sunjianty


   很好的资料,感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 19:18 , Processed in 0.036119 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表