设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog_Testbench编写方法小结
12345
返回列表 发新帖
楼主: nano_dv

[资料] Verilog_Testbench编写方法小结

[复制链接]
kangrui@xidian
发表于 2018-7-22 14:56:00 | 显示全部楼层
thank you very much
回复 支持 反对

举报

tellingstory
发表于 2020-2-10 11:09:11 | 显示全部楼层
好的。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

千里路行者
发表于 2020-2-11 10:03:55 | 显示全部楼层
感谢楼主，谢谢分享。。。
回复 支持 反对

举报

千里路行者
发表于 2020-2-11 10:17:00 | 显示全部楼层
谢谢分享，感谢
回复 支持 反对

举报

asod
发表于 2020-2-11 10:18:50 | 显示全部楼层
总结性文章,必须支持
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xd_laoxie
发表于 2020-2-11 23:14:03 | 显示全部楼层
略简单，支持！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zrq4545
发表于 2020-7-31 17:31:33 | 显示全部楼层
谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12345
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 13:55 , Processed in 0.017343 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表