设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog_Testbench编写方法小结
12345下一页
返回列表 发新帖
楼主: nano_dv

[资料] Verilog_Testbench编写方法小结

[复制链接]
jrmjrf
发表于 2012-11-17 15:16:18 | 显示全部楼层
嘿嘿，真正做功能仿真了，看看，好东西
回复 支持 反对

使用道具 举报

学晋
发表于 2012-11-18 23:53:31 | 显示全部楼层
好                   HAO  好
回复 支持 反对

使用道具 举报

lixqing
发表于 2012-11-27 03:05:15 | 显示全部楼层
Thanks.
回复 支持 反对

使用道具 举报

发表于 2012-12-6 11:18:48 | 显示全部楼层
非常感谢楼主的好心分享，先下载了看看效果如何
回复 支持 反对

使用道具 举报

发表于 2012-12-9 20:30:32 | 显示全部楼层
下载看看哦
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-12-9 22:36:15 | 显示全部楼层
下来看看，学习学习
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-12-9 23:12:52 | 显示全部楼层
支持楼主~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-12-11 10:49:09 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-12-14 11:18:05 | 显示全部楼层
下下来看看希望有用
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-12-14 13:02:33 | 显示全部楼层
下载看看
回复 支持 反对

使用道具 举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 04:22 , Processed in 0.015988 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表