在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9582|回复: 16

[求助] CMOS反相器仿真时,在电平转换中的过冲是怎么回事?

[复制链接]
发表于 2012-11-1 21:33:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1.png ,如图,clkn的过冲是怎么回事,求教,
谢谢
发表于 2012-11-1 21:43:03 | 显示全部楼层
是输入耦合的吧
头像被屏蔽
发表于 2012-11-1 22:30:30 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2012-11-1 22:39:04 | 显示全部楼层
高频处耦合
发表于 2013-11-13 17:04:21 | 显示全部楼层
请问你这是用什么软件仿真的??
发表于 2013-11-13 19:06:10 | 显示全部楼层
原来这叫过冲啊。。。我做DLL也碰到这问题。。。
发表于 2013-11-13 22:14:01 | 显示全部楼层
Cgs Cgd引起的
发表于 2013-11-14 13:10:46 | 显示全部楼层
对栅电容充电充过头了咯
发表于 2013-11-15 00:40:45 | 显示全部楼层
寄生电容上的电荷下拉时放电造成的
发表于 2013-11-15 09:05:01 | 显示全部楼层
make the inverter weak can alleviate this phenomenon
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 02:30 , Processed in 0.023457 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表