在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: wlb236485710

[求助] CMOS反相器仿真时,在电平转换中的过冲是怎么回事?

[复制链接]
发表于 2013-12-11 19:56:08 | 显示全部楼层
长知识了。。。
发表于 2014-6-29 14:02:19 | 显示全部楼层
回复 10# jiang_shuguo
大侠什么意思?反相器管子尺寸要调一下?谢谢
发表于 2014-6-29 14:05:20 | 显示全部楼层
回复 1# wlb236485710
发表于 2014-6-29 14:11:15 | 显示全部楼层
回复 10# jiang_shuguo 大侠我想消除高电压转低电平时的延迟,请问该怎么调整?反相器P管N管的尺寸比为3:1
file:///C:/Temp/SNAGHTML5a209ed.PNG
111.jpg
发表于 2014-6-29 14:43:58 | 显示全部楼层
回复 1# wlb236485710 :这个过冲是由于寄生电容引起的电荷再分配造成的,楼主你仿真的时候感觉输入信号的上升时间好短啊,这么做的话会与实际不符。而且你所谓的高转低的延时肯定会有啊,本质上是一个RC网络
发表于 2014-6-29 15:19:44 | 显示全部楼层
回复 15# syymonkey
请问大侠,反相器高电平转低电平的延时怎么尽量消除呢?
如上图所示
发表于 2014-6-29 15:27:43 | 显示全部楼层
回复 16# stephenia :这个无法消除吧。。因为是RC网络,只能尽量减小RC值且增大驱动力
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 12:43 , Processed in 0.023678 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表