在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3369|回复: 7

[求助] encounter route violation

[复制链接]
发表于 2012-10-30 22:14:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在做encounter route.
发生了很多violation.
大家都是通过什么方式来检讨配线合理性的啊?
 楼主| 发表于 2012-10-30 22:39:12 | 显示全部楼层
本帖最后由 tonyhard 于 2012-10-30 22:48 编辑

补充说一下
出现violation的地方,主要集中在STD领域。
有一些short,以及很多antena错误。
tool不能自动修复了,可以说明是STD配的 不合理么?
通过调整Guide.Region,以及设定 Padding,
可以改变STD的Density,这样可以改善配线混杂度。
大家也是通过这种方法,来检讨配线合理性的么 ?
发表于 2012-10-31 09:48:58 | 显示全部楼层
合不合理主要取决于是否满足约束。

其实物理设计就是满足设计约束的过程,本身没有那么复杂。

至于route阶段,无法得到理想的结果,只能向上一个阶段追溯原因。

如楼上所说,找到出现vio的原因,对症下药就是最好的方法。
发表于 2012-10-31 10:58:12 | 显示全部楼层
2#说的算一种解决方法
 楼主| 发表于 2012-11-8 23:03:51 | 显示全部楼层
这两天不断的debug.发现是cts sdc的问题。
nano encounter不同于ICC.    ICC的CTS SDC中, 纯是定义时钟。
而encounter这个家伙,她的CTS SDC 里可以定义时钟线的 配线rule.(ICC是通过common文件来定义)
由于错误的设定了配线rule,造成所有时钟线都使用特殊rule配线,占据了很多配线通道,造成Density不高,但出现配线混杂的情况!
具体的设定就不提了 , 使用enconter的人,可以关注一下~~!
 楼主| 发表于 2012-11-8 23:09:13 | 显示全部楼层
另外,Floorplan不合理,也造成了配线混杂。
比如说电源线,挡住HM的出pin的地方,造成short。
但这些HM出pin地方的short ,似乎影响了整体配线,
使得STD 领域也出现了很多DRC Vio。
虽然通过 repair nr,可以修复一些。
但如果要彻底对策,还是需要先修改FP。
哎。tool还是不智能。
发表于 2018-5-23 14:27:40 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 14:37 , Processed in 0.023920 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表