在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] SystemVerilog Testbench Student Guide & Lab Guide 2011.12(可搜寻 PDF)

[复制链接]
发表于 2016-5-30 09:17:06 | 显示全部楼层
thanks dude for sharing
发表于 2016-6-4 14:53:36 | 显示全部楼层
楼主辛苦了
发表于 2016-6-4 14:54:48 | 显示全部楼层
怎么这么大
发表于 2016-6-4 14:56:22 | 显示全部楼层
希望有用,谢谢
发表于 2016-6-4 14:57:18 | 显示全部楼层
资产信元不够了
发表于 2016-7-31 11:52:07 | 显示全部楼层
谢谢楼主分享,应该很有用
发表于 2016-7-31 22:50:12 | 显示全部楼层
good, thanks.
发表于 2016-8-1 11:35:23 | 显示全部楼层
thanks for sharing
发表于 2016-8-17 12:11:23 | 显示全部楼层
非常感谢!下来看看
发表于 2016-8-18 11:07:53 | 显示全部楼层
SystemVerilog Testbench.part1.rar (15 MB)

SystemVerilog Testbench.part2.rar (15 MB)

SystemVerilog Testbench.part3.rar (15 MB)

SystemVerilog Testbench.part4.rar (15 MB)

SystemVerilog Testbench.part5.rar (15 MB)

SystemVerilog Testbench.part6.rar (9.28 MB)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 09:39 , Processed in 0.022518 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表