在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2178|回复: 1

[求助] 请教FPGA综合最高时钟问题!

[复制链接]
发表于 2012-10-21 10:02:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在测试一个高速的ADC,用FPGA的内部PLL倍频输出时钟,然后对输出的数据进行采样,使用sigaltabII 对输出的数据进行分析。在FPGA综合的时序分析中看到,最高时钟频率为260Mhz左右。请教下在FPGA综合出的时钟最高频率和实际使用的时钟频率要留多大余量比较合适,我如果用该设计对250MHz的ADC进行测试会不会由于时序问题而影响ADC测量精度呢?
发表于 2012-10-21 10:38:32 | 显示全部楼层
Altera的STA是跑3个Corner+OCV的,实际室温可工作频率比Slow 0度要高一些。

你最慢的库报260M+的话,实际可以跑300M左右。

当然这只是针对单个片子短期跑跑,假如你需要量产/高温/长期跑,那还是以那3个Corner为准。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 21:33 , Processed in 0.013361 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表