Virtex-6系列 FPGA控制器是否是“读写数据端口始终相同”？

乐烁橙

有谁用过Virtex-6系列的FIFO控制器？

在一个Virtex-6 系列概述中看到“FIFO 控制器
内置的单时钟（同步）或双时钟（异步或多速率）F I F O   控制器操作可使内部地址递增，并提供  4   个信号握手标志：满、
空、近满和近空。近满和近空标志可自由编程。与  Block  RAM  类似，FIFO  宽度和深度也可编程，但读写端口的宽度却始终
相同。FWFT 模式会在首次读取操作前提交数据输出上的首写字。头字读取后，该模式便与标准模式相同”