设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 求分享Verilog学习心得啊

发新帖

查看: 2210|回复: 0

[讨论] 求分享Verilog学习心得啊

发表于 2012-10-10 21:05:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近和老师做一个项目，用FPGA技术完成一个双核CPU的内核源码编写，并移植一个操作系统，但是FPGA方面我也是刚学，所以就到这里和大家了解一下学习的心得，希望大家给点指导

Verilog HDL程序设计与实践.zip (14.01 MB, 下载次数: 30 )

相关帖子

• 2013 Springer-Wireless Cortical Implantable Systems
• Displaying your certificates
• who can tell me the position ?
• Limits on Rare Earth Exports Get China in Trade Dispute
• CDMA资料
• LabView 2009 完全CRACK 安装步骤
• GGNMOS as ESD device
• www.khesd.cn offer ESD Solution‏
• XG Mode
• Need RFIC layout reference books!

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-24 01:42 , Processed in 0.016149 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表