在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2489|回复: 2

[求助] 如何在我的RTL代码中调用Designware中的ip库?

[复制链接]
发表于 2012-9-27 11:28:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
不好意思,有经验的前辈能帮我解答一下我的疑惑吗?不胜感激。我再具体描述一下吧,就我所知的话,Designware是synopsys公司提供的一个ip库里边的库是可以使用的,当然有的是要付钱的,但是我不清楚应该如何在我的RTL设计中使用Designware中的ip呢?还有就是我如何查看Designware都有哪些可用的ip呢?能详细解答一下吗,不胜感激~~
发表于 2014-3-28 22:35:07 | 显示全部楼层
i need it too
发表于 2014-3-30 12:00:22 | 显示全部楼层
每个synopsys的DW IP都有一个verilog/VHDL的RTL描述(可以仿真,一般都可以用DC综合)。所以直接instance这个function IP就好了。跟xilinx生成memory macro类是。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 05:58 , Processed in 0.016998 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表