cadence数模混合仿真问题求助

yic2000 · 发表于 2012-9-10 14:15:21

您需要登录才可以下载或查看，没有账号？注册

×

rt，在cadence数模混合仿真时出现问题，clk上升沿不触发，反而在高电平时触发，所以时序一直不对~
这是在纯数字的部分的问题，但数字部分电路用modelsim中仿真没问题，放到cadence中混合仿真就不对了~
求教下如何解决中问题~

主要就是时钟沿触发问题！！！！！！！！！！！！！！

yic2000 · 发表于 2012-9-10 16:35:12

求大神帮助~

yic2000 · 发表于 2012-9-11 14:37:14

求帮助~

纯白雾隐 · 发表于 2012-9-11 16:46:15

你用的是ams混合仿真吗？如果是的话，修改connectrule，用verilogspectre应该是可以跑成功的

altima99 · 发表于 2012-9-12 02:55:40

回复 4# 纯白雾隐

帮顶一下

iboywade · 发表于 2012-9-18 23:17:50

可能是精度的设置没设置好~~
用spectreverilog仿真的话感觉会好些，但是比较慢

caoyongminhe · 发表于 2013-12-16 20:26:37

也是这个问题呢

peleGuo · 发表于 2013-12-16 21:19:53

去cadence官网上看看

丝丁 · 发表于 2014-1-13 11:27:45

我的是615 为什么在模拟仿真中加入 verilogA symbol 就跑不了了呢？

niesaitong · 发表于 2014-1-13 16:50:50

回复 9# 丝丁
具体报的什么错误？要把它发上来看看才知道

账号		自动登录	找回密码
密码			注册

[求助] cadence数模混合仿真问题求助