PT中 clock network delay(propagated)过大的问题

B40514066 · 发表于 2012-9-5 22:56:34

回复 5# 陈涛

可以只使用反相器不使用buffer作为reference，latency和skew会好点

wolf46 · 发表于 2012-9-6 23:09:13

回复 5# 陈涛

陈版，我按你帮我改的Clock.ctstech文件设置跑了一次，比我平时跑的小了一些，到1.4了。但还有0.3ns左右的SLACK，你们说的那个trade-off是什么意思啊？怎么去测试这个TRADE-OFF?

wolf46 · 发表于 2012-9-6 23:10:59

回复 11# B40514066

恩，好的，我试试！

陈涛 · 发表于 2012-9-6 23:40:02

加大和减小transition，看看insertion delay是否会有变化，选个你喜欢的

陈涛 · 发表于 2012-9-6 23:40:16

加大和减小transition，看看insertion delay是否会有变化，选个你喜欢的

hit0821201 · 发表于 2014-3-16 17:15:42

回复 1# wolf46

楼主前端后端通吃，还说学业不精，我等汗颜！！

jiazhang · 发表于 2015-7-9 08:35:25

回复 1# wolf46

你好，我现在在看这个双通道时间交织ADC，请问你有一些这方面的文档没？有的话能发我一下吗？感激不尽

[求助] PT中 clock network delay(propagated)过大的问题