在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2330|回复: 1

[求助] 如何用hspice模擬pll的PHASE margin

[复制链接]
发表于 2012-9-2 12:26:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
請問大家

如何使用模擬軟體  去跑pll的相位  和穩定度?

謝謝大家
发表于 2012-9-3 13:27:53 | 显示全部楼层
因PLL是以非线性系统,没办法直接用hspice跑pll的相位  和穩定度。一般是先建立PLL的线性化模型,设计好应用要求的相位频率响应,然后用实践领域的模型验证其锁相时间等特性。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:14 , Processed in 0.014565 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表