在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 船长之王

ATE上使用的pattern如何产生?

[复制链接]
发表于 2009-6-10 16:02:26 | 显示全部楼层
自己写啊
发表于 2009-6-25 14:19:57 | 显示全部楼层
TestInsight公司的wave wizard软件能将 WGL/STIL/VCD/EVCD数据文件转换成各种ATE机台的pattern(teradyne,verigy,advantest, LTX-credence等。)
发表于 2010-3-26 10:54:47 | 显示全部楼层
自己寫是比較麻煩,那位是否可以提供個perl的參考;
发表于 2011-7-25 23:29:14 | 显示全部楼层
回复 4# chris_li

你好,请教下,我现在已经用TMAX生成了STIL格式的pattern和.v格式的testbench,然后想用modelsim对pattern进行仿真。在环境里我将这个testbench当做顶层文件,然后由这个testbench吃进pattern做仿真,结果报(vsim-3601)errror。不知是否可以这样直接做仿真的。
发表于 2017-6-29 14:30:39 | 显示全部楼层
回复 10# stevelu1966

你好,请问这种.vcd文件转成pattern文件的转换工具有哪些?哪里有卖的?
发表于 2017-10-27 13:53:08 | 显示全部楼层
回复 10# stevelu1966


    请问vtran是什么软件提供的?
发表于 2019-5-21 10:54:10 | 显示全部楼层
good answer!
发表于 2019-6-7 11:17:23 | 显示全部楼层
学习了
发表于 2020-6-7 18:09:03 | 显示全部楼层
正好想了解这个 学习了
发表于 2021-2-3 14:28:49 | 显示全部楼层
有没有老师可以给出一个从仿真verilog文件到生成wgl文件的可行方法,假如使用软件的话需要哪些软件呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 12:00 , Processed in 0.020687 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表