在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5633|回复: 9

[求助] hold 违例修不掉,怎么办?

[复制链接]
发表于 2012-8-13 11:35:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
时序路径如图
2.PNG

现在是有几条这两个时钟之间的hold违例,始终优化不掉,请问该怎么解决呀?
发表于 2012-8-13 12:06:53 | 显示全部楼层
uncertainty 0.5ns? 都已经是CTS之后了,这个值设得太大了吧?
 楼主| 发表于 2012-8-13 12:27:07 | 显示全部楼层
回复 2# magic14


    CTS后,sdc中时钟的uncertainty一般设置多大呀?
    CTS后,已经生成真实的时钟,这时重新导入的sdc中还需要在创建时钟吗?要创建的话,该怎么约束呀?

谢谢
发表于 2012-8-13 13:55:30 | 显示全部楼层



这个得根据你整个芯片的预算来算吧
比如说你时钟从PLL出来以后,到底有多少延时

cts以后就是传播时钟模型了(Propagated Model)
发表于 2012-8-14 23:16:11 | 显示全部楼层
这个要根据自己的设计以及目标来设置,uncertainty的设置会影响工具对时序的优化,怎么样设好,要分析
发表于 2012-8-15 09:38:14 | 显示全部楼层
uncertainty在post route的时候可以适当小一点,特别是给hold的值更要小,而且,这个uncertainty不是随便估计的,要根据你的pll jitter和其他因素来考量。

你的两个时钟int_clk和clk是同一个时钟域的么?如果是异步时钟,在约束里面不是要加set_false_path?
发表于 2012-8-18 10:16:37 | 显示全部楼层
回复 6# AveryYoung


   想请教您:如何确认设计里的两个时钟是什么关系?而且sdc里面两个时钟都是用creat_clock创建的时钟,做时钟树是要分开做吗?(用的工具是ICC)谢谢!!!!
发表于 2012-8-18 12:32:17 | 显示全部楼层
回复 7# 白兰地


    如果是完全异步的时钟,就是毫无相位关系,那么是需要set_false_path的
而如果是毫无相位关系的时钟,CTS方面,应该是单独做,保证自己时钟域内的skew较小即可。
发表于 2012-8-23 19:30:30 | 显示全部楼层
一般uncertainty的设置 signoff 是有标准的 。
发表于 2012-8-24 13:58:39 | 显示全部楼层
回复 6# AveryYoung


   后端最后的hold violation有可能需要手工修正
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:45 , Processed in 0.024983 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表