有关半带插值滤波器的设计问题

hysterialee · 发表于 2012-8-7 00:29:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我现在用verilog写的一个半带滤波器，经过滤波器后插值得到的新的插值点应该是在原来各个数据的中值附近么？为什么我得到的波形新插进去的值会很靠近原来的值？是不是我在理解上哪里有错误？有没有哪个好心人能够指点一些啊~~？

hysterialee · 发表于 2012-8-7 09:41:31

有没有人给解答一下啊？

duan_dzj · 发表于 2012-8-7 09:55:32

等待大侠指点。呵呵

ishock1 · 发表于 2012-8-7 11:23:34

对于算法问题，你应该用C语言或者matlab，使用一组测试数据输入，得到一组输出数据。然后再把相应的c/matlab代码转换为verilog实现。把之前的测试数据作为仿真的输入，看输出是否正确。

以上是通常的fpga算法编写调试流程。

最后，你的问题，要明确究竟是在数学层面有问题，还是在转为verilog代码时有问题。不管是哪个问题，都需要把问题描述得更详细一些。

hysterialee · 发表于 2012-8-7 21:08:30

回复 4# ishock1

恩，我没有用matlab验证，但是用matlab做了一个半带滤波器，然后转化成verilog代码，然后再这个基础上面进行了修改，我用的结构就是奇偶两路的结构。
现在的问题在于，我在最后进行两路插值的时候，波形上面无法正常的插值，有半个周期是单调的，有半个周期是不单调的，我个人觉得是不是要调整一些插值上的控制
还请你能多给一些指点~~

hysterialee · 发表于 2012-8-7 21:08:30

回复 4# ishock1

恩，我没有用matlab验证，但是用matlab做了一个半带滤波器，然后转化成verilog代码，然后再这个基础上面进行了修改，我用的结构就是奇偶两路的结构。
现在的问题在于，我在最后进行两路插值的时候，波形上面无法正常的插值，有半个周期是单调的，有半个周期是不单调的，我个人觉得是不是要调整一些插值上的控制
还请你能多给一些指点~~

hysterialee · 发表于 2012-8-8 23:41:46

还能有大大回答一下么？

jiemoyang · 发表于 2012-8-9 09:57:28

先确定一下你的结果对不对。描述的问题别人不看代码也不清楚问题在哪 ?在写代码之前最好把结构理清楚，否则乱搞的话会很可浪费时间

hysterialee · 发表于 2012-8-9 15:42:12

回复 8# jiemoyang

谢谢指点，我现在用不同的两种结构都写了一遍，在滤波模块之后的波形是没有问题的，但是就是在奇偶两路做内插的时候出现了问题，就是说，奇偶两路的波形都是没有问题的，但是在做内插的时候会有一半的周期的波形并不单调，这个就是问题，还有就是，是不是即使在时域中波形不单调，只要在分析频域的时候信噪之类的参数达到一定的要求就好了？还是在内插的时候会有一些技巧，希望能给解答下

seesea11 · 发表于 2012-8-12 22:53:11

新的插值和中值没有必然关系吧，不单调是什么意思？把一个脉冲值作为输入，看看输出是不是滤波器的系数（或成比例）

[求助] 有关半带插值滤波器的设计问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1