给pipeline ADC的每一级分配位数考虑些什么因素呢

chaojixin · 发表于 2012-8-3 11:17:32

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 chaojixin 于 2012-8-3 11:19 编辑

听过一个说法，为了减少分段造成的非线性，第一级多做几位，甚至做到4.5位，然后之后2.5或者1.5，大家怎么看？

fc不会飞 · 发表于 2012-8-3 11:55:20

据说可行

andyjackcao · 发表于 2012-8-3 20:18:56

第一级多做几位，对后级的精度要求也更低

California · 发表于 2012-8-3 21:24:26

回复 1# chaojixin

如果速度不是bottleneck的话，前级做高比特位，不仅有利于DNL/INL/SFDR等，同时也有利于降低后级的noise，从而达到较好的power efficiency。此种做法的合理性，可部分参考TI/ADI等在ISSCC上发表的N>12-bit的pipeline ADC论文。

guomin1437 · 发表于 2012-8-4 02:28:29

看过的一个知名公司的片子，8级流水，14bit，第一级4位，后面7级2bit
第一级做大对噪声有很大抑制作用

chaojixin · 发表于 2012-8-4 23:41:25

回复 4# California
谢谢！大概什么年份的呢？

chaojixin · 发表于 2012-8-4 23:45:34

回复 5# guomin1437
那么销魂？那么第一级的难度也会大不少吧？

California · 发表于 2012-8-5 12:58:09

回复 6# chaojixin

一个例子:
[2009_ISSCC/JSSC_ADI] A 16-bit, 125 MS/s, 385 mW, 78.7 dB SNR CMOS pipeline ADC
架构：前两级5bits+后8级2bit。
其它的例子应该也可以从此篇文章JSSC版本的references中找到。

chaojixin · 发表于 2012-8-7 14:16:47

大赞！

[讨论] 给pipeline ADC的每一级分配位数考虑些什么因素呢

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2