在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2771|回复: 2

[求助] 用modelsim对FPGA进行后仿遇到时序违例

[复制链接]
发表于 2012-7-30 23:50:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 arccosx 于 2012-7-31 00:02 编辑

今天在跑SPARTAN-3的后仿真的时候,在做数据的跨时钟域传递的时候出现了建立时间和保持时间的违例,导致后面的仿真为一片红色。
个人觉得无法解决的是跨时钟域,虽然做了异步时钟域的处理,但是由于两个时钟完全是异步的,没有任何相位关系,很有可能出现时序违例,在实际系统中结果会是亚稳态,在仿真中就直接是一片红色了。
遇到这种问题,真不知道怎么解决,求指导。
发表于 2012-10-23 14:59:28 | 显示全部楼层
兄弟,你的问题解决来吗
我也想知道
发表于 2012-12-7 14:01:13 | 显示全部楼层
求解答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 02:05 , Processed in 0.028978 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表