在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2267|回复: 4

[原创] 发一个任意奇数分频verilogHDL代码!

[复制链接]
发表于 2012-7-25 08:36:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
任意奇数分频verilongHDL代码.doc (29.5 KB, 下载次数: 86 ) 自己写了一个任意奇数分频veriloghdl代码程序,里面是一个7分频verilogHDL代码。可以通过修改参数N,M来产生想要的奇数分频时钟,没综合,只是仿真通过,并附有测试代码,有什么错误望大家提出意见。
发表于 2012-7-25 09:42:27 | 显示全部楼层
很干兴趣,以前只知道,偶数分频。
发表于 2012-10-8 16:31:39 | 显示全部楼层
来学习一下,共同进步了
发表于 2012-10-9 00:03:02 | 显示全部楼层
学习一下,顶
发表于 2015-7-10 09:44:09 | 显示全部楼层
回复 1# 89274616


    thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-29 00:34 , Processed in 0.037494 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表