在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2816|回复: 3

[求助] 问一个encounter中出现的错误

[复制链接]
发表于 2012-7-3 14:11:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
aa.JPG

如图中所示,clk是原始时钟,ramclk是由clk产生的时钟,在dc脚本中利用create_clock和create_generated_clock分别定义了它们,并且只定义了clk的latency,在产生的sdc带入到encounter中,读入sdc没有报告问题,在进行place这边动作时,报出一下的错误信息
A latency path from the 'Rise' edge of the master clock 'clk' at source pin 'clock/muxclk/Z' to the 'Fall' edge of generated clock 'ramclk" at pin 'cpu/ramclk/Z' cannot be found.
不知道这个错误该如何解决?求助一下大家,谢谢!
发表于 2012-7-3 16:23:11 | 显示全部楼层
Cadence解释过这个问题,没有简单的解法,如果可能的话,把latency设为0

http://support.cadence.com/wps/myportal/cos/COSHome/viewsolution/!ut/p/c5/dY1bcoIwGEbX0gV0_hAcSB6Ri9yaUEZD4IUB1AwqxCoV29UXF9DzPZ755kAFy8bm0atm6vXYXEBCZdUG3rhGskKUu4ygiFgsyYWPFqB4Pawa_YODoITKfnmMDYLoJtiuUeQmUUxsE6PEAjHq27CUtiDD7m572lG-L_N4Z6gPrey752Gs_XdthA5hQ_18tIMMrhqX6zHjLOgIYjTeuRe6P3W8UEUX3Py8j_DR5Fn5xCn_EfPc5nU2ocn8Gngq1bmlYS9O36kj09WnmGnVHoGFejjA9Tz-BsR5-wM7sISs/dl3/d3/L2dBISEvZ0FBIS9nQSEh/
 楼主| 发表于 2012-7-4 09:59:18 | 显示全部楼层
是设置 'Rise' edge of the master clock 'clk' 到the 'Fall' edge of generated clock 'ramclk"的latency么?试验过设置ramclk的latency,也是报告出上面的错误

因为设计中只需要关心fall edge of the mater clock clk到the rise edge of generated clock ramclk的这条路径,encounter的sdf导入pt分析时,这条路径也是作为ramclk的latency进行计算的,是不是上面这个错误的路径的latency可以不去关心了?
发表于 2012-7-4 14:44:28 | 显示全部楼层
如果还可以往前走,就ignore它
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:38 , Processed in 0.025765 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表