急求ICC CTS之后formality不过！

sikanglu · 发表于 2012-6-7 12:48:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

使用了，2011sp5版本的ICC, CTS之前使用了，split_clock_gate。
CTS之后，有许多ICG cell消失了----formality通不过-----

请问有人遇到类似的问题吗？如何解决呢？

急求！

robberxiong · 发表于 2012-6-7 13:42:18

formality那种工具就是个傻蛋，你用lec试试看！

macdir · 发表于 2012-6-7 16:44:13

不好意思，多年的 designer，但是不懂 ICC 和 CTS 是什么意思。
我的建议
1. double confirm it'll not change the digital logic of your design
2. if ICC or CTS really modify the logic, please mask the change and do formality again

icfbicfb · 发表于 2012-6-7 19:28:29

要设置下，要不然clone icg 确实会导致fail的，

tomc0710 · 发表于 2012-6-8 10:00:29

在做cts时建议不要动ICG cells

icfbicfb · 发表于 2012-6-12 21:55:32

如果clone和declone了要设置formal ，才能通过，就是ignore icg的变化，

arnold1019 · 发表于 2012-6-21 13:55:06

沒錯,clock gate 最好是在DC裡處理,但后端再去split或者merge, formal 應該也會pass.

bsbs525 · 发表于 2012-6-21 21:51:31

感觉不是clock gate的原因。这个得具体问题具体分析~~设计有做DFT么

yiyeyo · 发表于 2012-7-4 10:54:45

回复 1# sikanglu

set verification_clock_gate_hold_mode any

fengzhepianzhou · 发表于 2013-9-30 15:12:39

两个网表，如果门控有差别，好像是过不了，最近我也被这困扰，求高手啊

[求助] 急求ICC CTS之后formality不过！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2