在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7232|回复: 22

[求助] 资源太多,布线有问题

[复制链接]
发表于 2012-5-9 09:40:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我现在采用Altera的EP4CE6F17C8做案子,
目前已用资源为94%,结果不做任何改动,每次编译出来的效果都不一样,
选择过速度优先,平衡和面积优先,效果都不行。
有没有办法在不换FPGA的情况下,改善这个问题呢?
请教给位了~
发表于 2012-5-9 11:06:43 | 显示全部楼层
可以尝试一下先把一些大的模块用SYNPLIFY合成VQM再试试,这样时序有可能会好一些。
发表于 2012-5-9 11:47:13 | 显示全部楼层
能改动的东西很小,举个极限的例子,你占用了120%,不换片子,能放么。
发表于 2012-5-10 10:25:50 | 显示全部楼层
优化代码
 楼主| 发表于 2012-5-10 11:26:32 | 显示全部楼层
回复 2# vongy


    木有用过~长见识了,学习一下。谢谢啦~
 楼主| 发表于 2012-5-10 11:27:46 | 显示全部楼层
回复 3# solarwafer


    可是现在只有95%,挤挤总能放下吧?换片子又要加很多银子,客户不肯噢~工程师不好当啊~
发表于 2012-5-10 11:32:15 | 显示全部楼层
在FPGA中,布线是需要占用资源的,并且,存在利用率问题。
器件越大,利用率越低,高端器件的利用率常常才80%不到。
换工具综合能一定程度上面缓解,另外,可以选择优化的选项。
再不行,就得修改设计。
 楼主| 发表于 2012-5-10 11:32:39 | 显示全部楼层
回复 4# lanliang


    呃~理应这样,不过不简单啊~
发表于 2012-5-10 12:37:52 | 显示全部楼层
优化代码,或者增加区域约束。
发表于 2012-5-10 14:46:33 | 显示全部楼层
回复 6# easychen


   你这个优化的空间很小,不能满足需求,只能换片子
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:09 , Processed in 0.028649 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表