在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wqd4488

[求助] 10G 高速信号为什么都推荐走内层

[复制链接]
发表于 2018-4-25 17:24:02 | 显示全部楼层
楼上说的对!!!
发表于 2018-5-14 17:15:39 | 显示全部楼层
本帖最后由 jeffchien0710 于 2018-5-14 17:20 编辑

The 10G above  signal trace
1. inner layer   insertion loss  smaller than outer layer
2. impedance and torlance is easy to control
3. EMI shielding better than outer layer  because striple line Layer structure ( GND-Signal-GND )
4. Crosstalk effect for trace routing space with other signal ,  inner layer  trace space requiremnet smaller
    than outer layer trace space requirement . it's is easy to be implemented.
发表于 2018-12-18 10:35:27 | 显示全部楼层
发表于 2018-12-25 23:06:24 | 显示全部楼层
學習了,Thanks,
发表于 2019-2-5 12:02:58 | 显示全部楼层
大年初一不忘记查资料
发表于 2019-2-18 07:44:39 | 显示全部楼层
回复 1# wqd4488


    个人比较偏向走表层,而且目前公司表层的走线(>10G)也比较多。这样可以有效控制过孔数目及消除由于过孔带来的stub。至于表层阻抗的问题,这个可以通过表层的绿油改善,当然,最终还是要和PCB vendor协商讨论其阻抗控制的精度是否满足设计的需求,以及需要SI Engineer对整个链路的意见。
发表于 2019-7-16 13:20:50 | 显示全部楼层
其实只要就是EMI和出线资源的问题
发表于 2023-3-27 17:39:15 | 显示全部楼层
很有价值
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:17 , Processed in 0.020411 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表