在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9321|回复: 13

[求助] DC中set_timing_derate

[复制链接]
发表于 2012-4-18 22:09:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位大神,这个命令怎么用,是什么意思?帮助手册也看过了,英文的,不是很理解,新手,望赐教。
发表于 2012-4-19 08:29:44 | 显示全部楼层
???新手,好像没见过这个命令,不是很常用吧,能否把英文解释贴出来
发表于 2012-4-19 08:40:22 | 显示全部楼层
时序分析时用 给path 更紧的约束 具体就是 setup时加大data path延时或减少 clock path延时 hold时候反过来
 楼主| 发表于 2012-4-19 09:01:24 | 显示全部楼层
回复 3# zzczx

仅仅用于时序分析?这时候不影响综合后的网表的?
发表于 2012-4-19 13:05:42 | 显示全部楼层
综合之前用的话,就有可能影响综合后的网表
发表于 2012-4-19 20:56:29 | 显示全部楼层
影响网表也是因为时序约束变了,不得不加大驱动,插入buffer什么的
 楼主| 发表于 2012-4-20 13:01:16 | 显示全部楼层
回复 5# 陈涛


    版主,是指使用compile之前吧?
发表于 2012-5-29 09:04:14 | 显示全部楼层
这位姐姐,你真是大牛,怎么什么都干啊,DC,calibre的专题中都有你的帖子
 楼主| 发表于 2012-5-31 07:41:02 | 显示全部楼层
回复 8# guilinzhen


    哎  人手不够  就什么都干喽
发表于 2014-7-11 13:26:36 | 显示全部楼层
回复 9# lyz5432


    这位姐姐,求认识
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-13 07:49 , Processed in 0.031634 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表