在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: enjoy545352

[讨论] 关于模拟版图设计的芯片面积

[复制链接]
发表于 2012-5-18 15:58:39 | 显示全部楼层
对于有些芯片面积越小成本也会小的,(面积不是在选择封装的时候就基本上定了吗?)并不能一概而论
发表于 2012-8-23 15:11:03 | 显示全部楼层
多画,多练习
发表于 2012-8-23 18:21:51 | 显示全部楼层
欲速则不达
发表于 2014-11-27 14:02:32 | 显示全部楼层
学习中!!
发表于 2014-11-27 16:55:55 | 显示全部楼层
同意十楼的,如果为了压面积还做出来的芯片性能不好,又有什么意义呢
发表于 2014-12-2 12:47:15 | 显示全部楼层
回复 1# enjoy545352
先保证性能,该加的guard ring都加了。然后看poly和aa占比,OD该share的share了,block里没有大片空地说明版图利用率够了。
发表于 2017-10-17 22:25:29 | 显示全部楼层
我一般是先电阻,然后match管,再HV,然后LV,最后电容填空。慢慢缩面积。
发表于 2019-10-21 15:56:54 | 显示全部楼层
压缩面积的时候也要考虑之后的update问题吧,总之还是要多和designer沟通。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 02:38 , Processed in 0.030170 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表