在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: enjoy545352

[讨论] 关于模拟版图设计的芯片面积

[复制链接]
 楼主| 发表于 2012-4-19 10:10:37 | 显示全部楼层
恩,谢谢你的回复,如果做到这几点之后仍然发觉所设计的单元镶嵌不是很紧凑,对于这些由于镶嵌的空隙该如何拿捏呢?
发表于 2012-4-20 09:07:18 | 显示全部楼层
回复 11# enjoy545352


   能举例说明吗?如果做到了前几点应该没有不紧凑的地方才是
   可能偶尔模拟这里会出现由于管子尺寸的问题而多余的空隙,但是那种情况应该是无法规避的,打上PSUB就是了。
   并且这样的问题一看就是没有办法解决的。因为性能已经是确定的了 不能为了面积而毁了布局。
 楼主| 发表于 2012-4-20 10:54:09 | 显示全部楼层
感谢你的回复,性能确实比面积重要点,我自己也不是很能说清楚那种矛盾的感觉。
发表于 2012-4-20 11:24:08 | 显示全部楼层
回复 13# enjoy545352


   那就等遇到问题的时候再贴上来好了~
 楼主| 发表于 2012-4-20 18:49:53 | 显示全部楼层
恩,谢谢啊
 楼主| 发表于 2012-4-20 18:50:13 | 显示全部楼层
恩,谢谢啦~~
发表于 2012-4-28 20:36:52 | 显示全部楼层
学习观望中,菜鸟呢
发表于 2012-5-17 23:03:19 | 显示全部楼层
学习了
发表于 2012-5-18 10:11:50 | 显示全部楼层
面积不是在选择封装的时候就基本上定了吗?
发表于 2012-5-18 15:54:46 | 显示全部楼层
那就要多想几种版图的布局,其实还得经验慢慢积累
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 19:53 , Processed in 0.024527 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表