在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: cei527

[求助] 上华0.5工艺中数字地模拟地的处理(ADC在lvs中出现的问题)

[复制链接]
发表于 2018-11-8 17:09:20 | 显示全部楼层
加了PSUB2这个层次就能够骗过lvs文件,看似两个地是分开了,但是实际上两个地是通过psub短接的,会有一定阻值的寄生电阻。一般这样做的目的是隔离两个地之间的噪声。
runset文件一般不需要修改,正常run就可以。
发表于 2018-11-9 14:29:26 | 显示全部楼层
本帖最后由 seagul924 于 2018-11-12 09:52 编辑

同一个工艺
发表于 2023-10-18 10:54:40 | 显示全部楼层


zhutx66 发表于 2018-11-8 17:09
加了PSUB2这个层次就能够骗过lvs文件,看似两个地是分开了,但是实际上两个地是通过psub短接的,会有一定阻 ...


冒昧请教一下大佬,同一个工艺上不同的地,在制作上是怎么做呢?正常来说不同电位的不是要通过深n阱隔离吗?小弟多有不懂,还请大佬赐教一下,谢谢了
发表于 2023-10-18 11:46:29 | 显示全部楼层


闯关羊大侠 发表于 2023-10-18 10:54
冒昧请教一下大佬,同一个工艺上不同的地,在制作上是怎么做呢?正常来说不同电位的不是要通过深n阱隔离 ...


地的电位都是一样的,只是有的有噪声。psub2实际这层不做,只是为了过LVS,实际还是通过衬底连接一起的。
发表于 2023-10-19 17:30:38 | 显示全部楼层


gxc_cjgs 发表于 2023-10-18 11:46
地的电位都是一样的,只是有的有噪声。psub2实际这层不做,只是为了过LVS,实际还是通过衬底连接一起的。 ...


哦哦,非常感谢,相当于只是在电路中我们人工让有噪声跟无噪声的地分开接到衬底上是吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 21:58 , Processed in 0.016883 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表