请教一个基本电路问题，比较这两个电路

hezudao · 发表于 2012-4-10 02:52:30

回复 20# lee88290743

不太可能是这个导致得

lee88290743 · 发表于 2012-4-10 06:04:08

回复 21# hezudao

那是为什么呢?请高人指点.我的layout应该没问题,LVS,DRC都过了.提取的寄生参数只包含电容

zjzhang1124 · 发表于 2012-4-10 08:52:36

回复 1# lee88290743

后面的一个电流大点，区别不大

lakeoffire · 发表于 2012-4-10 09:40:01

If you have problems in post-layout sim, then check the WPE effect. It is not uncommon for the Vth to increase by 0.2V just due to WPE effect alone. Keep enough spacing between your transistors and N-Well, OD2, etc.. DRC and LVS clean does not mean everything.

gaojun927 · 发表于 2012-4-10 10:00:00

w=24与两个w=12并联本来就并不一样，前仿都有差异，不用后仿参数去说明什么。
w=12 m=2才等效于两个w=12的并联。

lixiaojun707 · 发表于 2012-4-10 10:22:45

回复 lixiaojun707

对,我做这个的就是为了仿真schematic和layout的区别,在这个电路中0.5v可能还没 ...
lee88290743 发表于 2012-4-9 23:54

登录/注册后可看大图

其实这就是所谓后仿真的重要性！
即使schematic做的再好，它和后仿还是有差别的，甚至很大差别！因为post-layout，包含了很多的寄生效应，诸如电容、电阻，阱临近（WPE）效应、STI等等。
你可以做个试验，同样的schematic，画几个不同的layout，看看这些layout的后仿结果是否相同。
应该是有差别的。

lee88290743 · 发表于 2012-4-10 10:51:11

回复 26# lixiaojun707

今天meeting boss让我们重新设计schematic,把管子的size改成m的值和layout的叉指数目相等,说就算不相同,也至少是估计近似.这我就纳闷了.
恕我无知,在实际电路设计中(先不考虑版图),也是给出一个考虑叉指数?还是直接给W/L然后算? schematic和layout design应该不是一拨人吧?

另外,前辈你说的关于不同layout的问题,在叉指数目相同的情况下,不同的layout提取出的网表是不是只有电容值是不同的?如果只有电容不同,那是不是不会影响DC工作点的问题?

lee88290743 · 发表于 2012-4-10 10:53:29

回复 25# gaojun927

我知道后两个是一样的,我就是想问一下,为什么前两个不一样?

lee88290743 · 发表于 2012-4-10 11:00:08

回复 24# lakeoffire

可能是我的版图画得不够好.没怎么考虑WPE effect. 你说这个对fabrication有影响,我觉得没错. 不过我也不觉得extracted会因为n-well的大小不同会有多大的变化

lixiaojun707 · 发表于 2012-4-10 11:02:49

回复 lixiaojun707

今天meeting boss让我们重新设计schematic,把管子的size改成m的值和layout的叉 ...
lee88290743 发表于 2012-4-10 10:51

登录/注册后可看大图

对你的两个问题的回答：
1.电路设计中应该是先给出W/L，在拆成不同的finger，甚至有时候finger数是根据layout的实际情况改变的。
2.不同layout不仅是提取的电容、电阻值的区别，其他效应的区别有时更甚。你可以试一下同一个layout，放置不同的device距离、连线宽度、VIA个数、dummy器件尺寸&个数。。。，它们的后仿结果是有区别的，即使和你的schematic都是lvs match的。

lixiaojun707

[求助] 请教一个基本电路问题，比较这两个电路

站长推荐 /2