在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7715|回复: 16

[招聘] NVIDIA招Physical Design Methodology Engineer

[复制链接]
发表于 2012-4-6 15:48:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,我是NVIDIA Physical Design Methodology team的负责人,近期部门扩张,新增了多个社招名额,希望对此方向感兴趣的朋友来信交流



简单描述如下:

Physical Design Methodology Engineer
要求:

- 后端或者EDA PV/AE/AC/RD经验2年以上

- 熟悉后端流程,理解制造工艺

- 对写脚本编程感兴趣,有较多的Tcl/Perl编程经验



职责:

- 负责20/28nm基于ICC/Talus的后端流程的开发

- 提升流程自动化程度

- 为项目提供支持

- 评估EDA工具





更为详细的JD请看后面的英文内容。从工作2年到10年的都可以,具体待遇看个人情况。



目前美国总部要逐渐把后端流程放到海外做了,所以机遇还是不错的。我们不是简单的测试和支持,已经有完全独立负责的重要模块了。




有任何问题,欢迎来信交流 madi@nvidia.com





JD:



SR. PHYSICAL DESIGN METHODOLOGY ENGINEER



RESPONSIBILITIES:

- Responsible for the development of thephysical design methodologies and flow automation for large and high speedsemicustom chips using deep submicron processes. This includes evaluating andhelping improve third party tools, developing internal tools and solutions, andsupporting the physical design implementation team.



MINIMUM REQUIREMENTS:

- BSEE or BSCS

- 3+ years of experience in large VLSI physicaldesign implementation and automation and methodology.

- Strong experience in programming of one of thefollowing area: C/C++, Perl, Python.

- Prior experience in timing closure, CTS, powerdistribution and analysis, power efficiency, RC extraction and correlation,xtalk analysis, signal EM,  
    place and route, DRC/LVSand tapeout issues.  
- Working knowledge of deep sub-micronissues.  
- Should be a power user of P&R and timinganalysis CAD tools from Magma (Blast, Talus), Synopsys(ICC/DC/PT/STAR-RC/Astro/PC), Cadence (SOCE),  Mentor Graphics(Pinnacle/Olympus) or Atoptech.

- Proficiency using Perl, TCL, Makescripting.  
- Knowledge/Proficiency of C/C++ or any othersoftware language is a plus.

- Experience at 40nm and 28nm is a plus.

- Circuit level comprehension of time criticalpaths and Spice experience are a plus.
发表于 2012-4-9 17:37:07 | 显示全部楼层
" Experience at 40nm and 28nm is a plus "
不知道现在有机会做28nm的有多少筒子。
发表于 2012-4-9 18:51:09 | 显示全部楼层
我做过1个40nm的,1个32nmd , 4个28nm的。
发表于 2012-4-9 22:38:06 | 显示全部楼层
正在做一个28nm的,时序很紧啊!呵呵!
发表于 2012-4-11 12:47:15 | 显示全部楼层
基于ICC/Talus的后端流程???难道说encounter就那么受b4吗??连talus都不如。。。。
发表于 2012-4-12 14:23:48 | 显示全部楼层
回复 5# morrisgu

cadence 玩的是business,不是tecnology.
发表于 2012-4-26 16:45:37 | 显示全部楼层
是在北京还是上海?
发表于 2012-4-26 21:30:57 | 显示全部楼层
上海吧,

nv这个职位挺好的, 我有点想去,
写perl ,tcl还是很有意思的, 尤其是大家都用你的脚本,那肯定要写的很好了,
发表于 2012-4-27 10:18:31 | 显示全部楼层
楼主对EDA行业也很熟悉啊,呵呵,要是早点看到还是挺想试试的,在EDA待了五年,现在已经转做design了
发表于 2012-9-18 21:21:33 | 显示全部楼层
顶一个。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:00 , Processed in 0.034814 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表