在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11375|回复: 54

[资料] ASIC后端设计中的时序偏差以及时钟树综合

[复制链接]
发表于 2012-3-31 09:07:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
时钟偏差(Clock skew)和时钟树综合的概念。
ASIC后端设计中的时序偏差以及时钟树综合.zip (161.73 KB, 下载次数: 852 )
 楼主| 发表于 2012-3-31 10:02:37 | 显示全部楼层
回复 2# r0500s2005


    欢迎多交流学习,共同进步。
发表于 2012-4-5 21:13:05 | 显示全部楼层
一个字……顶……
发表于 2012-5-4 06:54:16 | 显示全部楼层
学习学习
发表于 2012-5-4 21:42:48 | 显示全部楼层
好东西啊,,,
发表于 2012-5-4 23:17:20 | 显示全部楼层
多多交流 学习
发表于 2012-5-6 01:34:24 | 显示全部楼层
下了看了,非常不錯,整理得較完全,謝謝樓主!!
发表于 2012-5-8 09:10:13 | 显示全部楼层
不错!
发表于 2012-5-21 11:21:55 | 显示全部楼层
谢谢,下载看看,多多学习!
发表于 2012-5-23 17:33:45 | 显示全部楼层
一篇论文。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 13:03 , Processed in 0.033887 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表