设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于FPGA的FIR滤波器设计--报告及VHDL程序
123456
返回列表 发新帖
楼主: 醉恋秋枫

[资料] 基于FPGA的FIR滤波器设计--报告及VHDL程序

[复制链接]
发表于 2017-6-26 09:14:33 | 显示全部楼层
啥玩意，悄悄看
回复 支持 反对

使用道具 举报

发表于 2017-6-27 11:21:16 | 显示全部楼层
rthrrr
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-6-27 16:16:26 | 显示全部楼层
多谢楼主！
回复 支持 反对

使用道具 举报

发表于 2017-6-29 00:56:30 | 显示全部楼层
非常不错参考资料！
回复 支持 反对

使用道具 举报

cdting
发表于 2017-6-29 05:43:59 | 显示全部楼层
非常感謝~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-12-28 10:18:19 | 显示全部楼层
建议楼主可以加上系统的资源消耗情况和最大时钟频率
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

durbin
发表于 2021-8-19 06:22:09 | 显示全部楼层
great!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2024-2-1 13:37:09 | 显示全部楼层
謝謝分享!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

binnq
发表于 2024-2-4 16:58:49 | 显示全部楼层
感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123456
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-18 03:00 , Processed in 0.015738 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表