在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 醉恋秋枫

[资料] 基于FPGA的FIR滤波器设计--报告及VHDL程序

[复制链接]
发表于 2014-6-29 18:16:47 | 显示全部楼层
长知识了
发表于 2015-2-3 16:53:47 | 显示全部楼层
非常不错参考资料!!!!!
发表于 2015-2-3 16:58:21 | 显示全部楼层
回复 1# 醉恋秋枫


   谢谢楼主分享
发表于 2015-3-4 10:06:09 | 显示全部楼层
多谢楼主啊
发表于 2015-4-2 19:24:29 | 显示全部楼层
good!
发表于 2015-7-17 10:28:01 | 显示全部楼层
楼主辛苦了,东西很好,很实用,谢谢!
发表于 2015-8-29 12:57:49 | 显示全部楼层
有没有verilog版的?
发表于 2016-2-23 10:39:27 | 显示全部楼层
谢谢楼主分享!
发表于 2016-3-20 16:23:30 | 显示全部楼层
看看先呢
发表于 2016-3-20 20:41:39 | 显示全部楼层
feichanghao  xiexie
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-4 22:20 , Processed in 0.025636 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表