CTS后的violation？

菜鸟ASIC

我刚学encounter不久，对CTS还不太熟悉，希望各位大侠帮帮忙！在此多谢了！
我听说如果时序分析时出现violations就说明时序有问题，要重新设置参数。疑问①encounter在做CTS的时候，也会布线，它产生的时序报告是不是真实线路的延时呢？
②：我在做CTS之后，打开有关报告发现以下情况：

---

一。Net / InstPin                         MaxCap      Cap             CapSlack         CellPort            Remark   
#
sda
    i2c_wr_inst/sda_tri/Y                   3.738       4.531           -0.793           TBUFX12/Y           M         
clk_div
    clk_div_reg/Q                           0.156       0.579           -0.423           DFFRHQXL/Q                    

*info: there are 2 max_cap violations in the design.
*info: 1 violation is real.
*info: 1 violation  may not be fixable:
*info:     1 violation  on multiple fanin net (remark M).

二。# Net / InstPin                         MaxFanLoad  FanLoad         FanLoadSlk       CellPort             Remark   
#
clk_div
    clk_div_reg/Q                           15.000      124.000         -109.000         DFFRHQXL/Q                     
rst_n
    rst_n                                   15.000      107.000         -92.000                                         
clk__L8_N0
    clk__L8_I0/Y                            15.000      38.000          -23.000          BUFX12/Y             C         
n45
    U185/Y                                  15.000      19.000          -4.000           NOR2BX1/Y                     
show_ok
    show_ok_reg/Q                           15.000      19.000          -4.000           DFFRHQX1/Q                     
n196
    U187/Y                                  15.000      17.000          -2.000           INVX1/Y                        

*info: there are 6 max fanout load violations in the design.
*info: 5 violations are real.
*info: 1 violation  may not be fixable:
*info:     1 violation  on clock net (remark C).
请问这种violations会不会影响后面的布局布线、还有DRC/LVS等等的操作？能否继续操作下去，如何进行校正呢？

菜鸟ASIC

小弟经过时序优化之后，发现上述violation消失了，但仍然还有些violation优化不了，例如报告中还会有： Net / InstPin                         MaxFanLoad  FanLoad         FanLoadSlk       CellPort             Remark   
#
clk__L8_N0
    clk__L8_I0/Y                            15.000      38.000          -23.000          BUFX12/Y             C         

*info: there is 1 max fanout load violation in the design.
*info: 0 violation is real.
*info: 1 violation  may not be fixable:
*info:     1 violation  on clock net (remark C).
请问这个unable fix violation怎么修正呢？谢谢

陈涛

贴得这么乱，有人愿意看吗？

wufuwei

看的眼花

gaohb9988

只剩一个fanout了，基本来说已经没问题了，如果不放心可以手动修掉。这些问题只会影响你的性能，对后面的DRC、LVS没有影响

xdfghj

请问如何修改Encounter中的timing reports,如果有违反呢，该修改什么呢

混乱三千年

这是Clock的fanout 最好手动修掉

jolzhao

回复 6# xdfghj


    同问，请问你的问题解决了吗？

wealzt

回复 8# j同问，问题解决了吗？