在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5851|回复: 8

[求助] 求助:芯片测试时候发现电源和地短路的可能原因

[复制链接]
发表于 2012-2-13 14:35:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位,
我公司最近投了一片无源的RFID芯片,投片前的LVS没有问题,前端仿真时也没有问题,但是封装出来的片子进行测试的时候发现电源和地短路了,请问这是怎么原因?
发表于 2012-2-14 22:33:19 | 显示全部楼层
會不會是package bound wire打壞了..
或是ESD已經掛了
发表于 2012-2-15 09:18:29 | 显示全部楼层
参考一下meteor_lxy 的这个帖子,和你的情况类似
【已解决】有人碰到过Calibre LVS通过但流片出来VDD和VSS短路的情况吗?
http://bbs.eetop.cn/thread-318954-1-3.html
发表于 2012-6-7 20:51:18 | 显示全部楼层
首先看ERC有无错误报出?这个主要检查加的dummy 管是否接错,还有MOS管电容是否接反极性。
soft connect有无问题,这个主要看foundry的文件写的好不好,是否能检查完全。
最后看看封装有无错误了。
发表于 2012-6-7 22:46:56 | 显示全部楼层
工艺上的DFM是否满足。
是否有比较长平行走线,而且间距是最小的。

不是lvs  drc 通过,芯片就一定能work的。或者要check lvs 文件本身是否就是有bug,导致这样的错误。
比如在lvs drc 时忽略了不该忽略的warning or error。
发表于 2012-6-8 06:19:20 | 显示全部楼层
看看封装,esd的问题
发表于 2012-6-14 11:00:56 | 显示全部楼层
关注ing~~~
发表于 2012-6-22 11:12:36 | 显示全部楼层
也有可能流片出的问题哦
发表于 2014-4-10 16:24:31 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 09:52 , Processed in 0.042978 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表