在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10018|回复: 11

[求助] pt_shell 报出unable to resolve reference ...什么原因?

[复制链接]
发表于 2012-2-7 22:59:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
pt_shell 报出unable to resolve reference  读进去的verilog代码是一个.v,并且包含了所有的模块,不存在模块的缺失问题啊。
发表于 2012-2-8 00:37:38 | 显示全部楼层
link以后,会告诉你具体哪个unable to resolve reference
发表于 2017-2-21 19:49:11 | 显示全部楼层
您好,请问您这个问题是怎么解决的啊,求告知
发表于 2017-4-12 10:17:19 | 显示全部楼层
回复 4# 1206718588


    您好!unable to resolve reference这个问题解决了吗。。。
发表于 2017-4-12 14:57:21 | 显示全部楼层
这个肯定是你代码的问题, 你好好的检查下
发表于 2017-4-13 15:45:05 | 显示全部楼层
回复 6# 教父


    我读进去的.v是综合出来的门级网表文件,感觉应该没问题啊。。。
而且除了这个之外,同时还报了 module XXXXXX  is not used in the current design
请问您有什么建议吗?
发表于 2017-4-14 00:00:30 | 显示全部楼层
回复 7# perfer6

make sure you read in with right formatverilog?
ddc?
   
what is module xxxxx
if could be one of your sub-modules without correctly linked library
发表于 2017-4-14 10:56:58 | 显示全部楼层
回复 8# xiaoyisimonguo


   后来发现错误了,是link_library少了*。。。
   不过还是多谢!
发表于 2017-4-14 17:40:26 | 显示全部楼层
link -f 看信息,把缺少的库补全
发表于 2020-3-14 10:26:26 | 显示全部楼层
正解,link*号的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 11:24 , Processed in 0.030079 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表