verilog如何根据地址信号选择某一个寄存器

brucelu104 · 发表于 2012-1-31 08:54:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 brucelu104 于 2012-1-31 11:50 编辑

题目给的要求是32个字，每个字128位，所以我定义成 reg [127:0] register [31:0];
但是接下来需要给某一个register赋值，而数据地址定义的则是5bit的input信号, waddr。
请问verilog里面语法是否支持这样： register[waddr] <= XXXXXX;

谢谢！