pipeline ADC最后一级比较器设定

yangyu3213 · 发表于 2012-1-17 11:12:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问各位大侠，10bitpipeline，每级1.5bit，最后一级输出2bit，也就是三个比较器，这三个比较器的阈值应该设成多少？我现在设成-1/4、+1/4、+3/4vref.是否妥当？求助了。

wocaishidac · 发表于 2012-1-17 17:25:46

阈值不是应该是-1/2, 0 , +1/2vref么？？？

tuza2000 · 发表于 2012-1-18 15:41:36

二楼说的对，最后一级的2bit就是一个纯粹的2bit flash。没有什么其他他输的

limpidyou · 发表于 2012-1-19 08:30:23

没错没错~就是这样~
就单纯的flash~

fhchen2002 · 发表于 2012-2-6 18:18:06

回复 1# yangyu3213

No error correction, no redundancies required.
2nd floor has the right answer.

chris_ch · 发表于 2012-2-7 23:20:29

應該要加error correction

wjr880301 · 发表于 2012-3-30 21:03:21

这个不一定，要看你输出数字式要怎么定义的

gm-cfiltersz · 发表于 2013-5-14 10:24:21

哪个大神来给个确切解释啊。

xuriver2012 · 发表于 2013-5-14 10:42:36

可以确切的说, 这个要看你的系统是如何定义,就是说你的系统最关心什么.
如果要求最佳的DNL,INL指标, 那么二楼的结果完全正确. 就是flash比较器. 这个结论经过了Matlab 验证.
如果说你对DNL的要求不高, 或者系统的ENOB有个8bit就可以了, 那么最后一级做成普通的1.5bit结构也是可以接收的

gm-cfiltersz · 发表于 2013-5-14 11:14:46

回复 9# xuriver2012

这个可以从理论上证明一下吗？有相关论文讲这个问题吗？

账号		自动登录	找回密码
密码			注册

[求助] pipeline ADC最后一级比较器设定

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1