LDO设计求助

penyu1987 · 发表于 2012-1-7 19:11:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

有设计LDO经验的各位帮帮忙
最近刚接触LDO,老板要我用3.3V的device设计一个Cout=1uf~4uf的LDO, Ioutmax只要10mA, 但是VDD要1.1-3.3V, Vout=1.1V
PM要求50-60度, 输出要控制在1.05-1.2V的范围内
我试了一些经典的op-amp,用source follower做output buffer,但是还是达不到60度的PM,paper看得眼花缭乱,把paper的电路搭起来又很难调到在所有corners的情况下都能满足要求,眼看deadline就要到了...后面还要做reference..
如果不引入零点,dc gain有100dB左右,主极点在10mA输出时在10Hz左右,很难把所有其他极点推到1MHz以外,如果引入零点又不知道用什么办法比较好调

请各位帮帮忙,推荐一个好用电路结构或者相关论文,这是我试用期的第一个project,调了一个月,快崩溃了....求救啊

jerykot · 发表于 2012-1-7 19:52:52

VDD要1.1-3.3V, Vout=1.1V?????
很難吧。

penyu1987 · 发表于 2012-1-8 01:20:04

回复 2# jerykot

是啊....但是vdd=1.1V的时候,vout不低于1.05就行
现在打算引入个零点补偿,有什么好用的办法啊?

hezudao · 发表于 2012-1-8 02:10:47

没有psrr要求估计不难吧，

penyu1987 · 发表于 2012-1-8 03:43:31

回复 4# hezudao

用哪个拓扑结构的opamp和什么补偿办法比较好呢?
谢谢

hezudao · 发表于 2012-1-8 04:52:51

回复 5# penyu1987

如果你没什么特殊要求，不知道为啥folded-cascode +PMOS(cs)不行，补偿可以简单Miller+R。没有noise,psrr要求，pm应该可以很容易做的很好

penyu1987 · 发表于 2012-1-8 05:17:05

回复 6# hezudao

LOAD是1uf的电容,形成主几点,fold cascode的输出阻抗太高,形成第二个极点,PM就下去了,接了个ollosource fwer,fold cascode的输出阻抗和buffer的输入也形成个极点,那样就有三个极点,加了buffer之后output range也变了,transient的结果也掉下1.05了,不知道问题在哪

不知道分析有没有错,其他参数暂时还没什么要求

penyu1987 · 发表于 2012-1-8 05:19:10

回复 6# hezudao

Miller+R补偿接哪里?补偿在amp里会令第二个极点往低频移吧?

hezudao · 发表于 2012-1-8 05:20:42

回复 7# penyu1987

为啥一定要把主极点放在输出端？ LDO输出用source follower? 1.1V肯定不行

penyu1987 · 发表于 2012-1-8 06:51:49

回复 9# hezudao

输出端接个1u的电容,主极点就在1/2pi*Ro-passCo那里了,我指error amp的输出接pmos source follower来减低amp的输出电阻
你指用pmos(cs)做第二级gain stage? 不用buffer做error amp的输出吗? 怎么补偿?

谢谢,我下周一回去再试试

账号		自动登录	找回密码
密码			注册

[求助] LDO设计求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1