设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › cadence里双端输出运放stb仿真怎么加iprobe？ ...
12
返回列表 发新帖
楼主: WEN_AMY

[原创] cadence里双端输出运放stb仿真怎么加iprobe？

[复制链接]
发表于 2023-3-29 11:22:45 | 显示全部楼层


   
WEN_AMY 发表于 2011-12-29 14:28
回复 2# nmos
输出应该怎么反馈到输入端呢？是分别接到差分的正反相输入端吗？ ...


同问
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-8 10:38 , Processed in 0.009778 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表