在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 18737|回复: 10

[原创] cadence里双端输出运放stb仿真怎么加iprobe?

[复制链接]
发表于 2011-12-26 16:41:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,双端输出的运放是怎么加iprobe呢?
发表于 2011-12-26 21:49:06 | 显示全部楼层
用cmdmprobe
发表于 2011-12-26 21:56:20 | 显示全部楼层
这个取决于你自己到底想怎么样闭合反馈环路.
 楼主| 发表于 2011-12-29 14:28:23 | 显示全部楼层
回复 2# nmos
输出应该怎么反馈到输入端呢?是分别接到差分的正反相输入端吗?
发表于 2019-4-3 09:16:34 | 显示全部楼层
不错不错!
发表于 2020-7-21 17:19:43 | 显示全部楼层
看一看
发表于 2022-2-12 18:15:01 | 显示全部楼层
同样遇到了这个问题,请求大佬解答
发表于 2022-2-25 09:56:19 | 显示全部楼层
我也遇到这个问题
发表于 2022-4-9 00:33:45 | 显示全部楼层
求一求
发表于 2022-8-5 18:13:08 | 显示全部楼层
。cmdmprobe
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 16:45 , Processed in 0.027529 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表