设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 请教转cdl问题
123
返回列表 发新帖
楼主: yjie62

[原创] 请教转cdl问题

[复制链接]
crystalzhn
发表于 2012-3-31 17:52:03 | 显示全部楼层
貌似在导cdl出来的时候可以设置小于多少的电阻不被提取
回复 支持 反对

举报

tera
发表于 2013-9-5 10:22:21 | 显示全部楼层
resistor threshold value 里面可以设置过滤值
回复 支持 反对

举报

zeiluj
发表于 2014-10-31 14:25:38 | 显示全部楼层
cdl导出时的设置没有用，最后还是修改command file解决。好奇地问一下，这样的话，那个cdl out时的resistor threshold value设了有什么用呢？
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 18:39 , Processed in 0.013098 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表