在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: yjie62

[原创] 请教转cdl问题

[复制链接]
发表于 2012-1-16 11:15:07 | 显示全部楼层
lvs filter命令可以过滤掉小电阻
发表于 2012-1-26 16:08:50 | 显示全部楼层
正解是在schematic上的电阻加一个lvsIgnore 的属性,然后设置成 t。
发表于 2012-1-28 10:02:31 | 显示全部楼层
如果是用的calibre,在option中加一句LVS FILTER R(XX) SHORT SOURCE
XX代表网表里电阻导出来的名字
发表于 2012-2-3 20:23:12 | 显示全部楼层
cdl out有最小电阻值的设定
发表于 2012-2-7 17:28:11 | 显示全部楼层
学习下!
发表于 2012-2-8 16:32:55 | 显示全部楼层
又学习了好多
发表于 2012-2-10 17:35:10 | 显示全部楼层
怎样在电阻上加lvsIgnore 的属性,高人能说详细一点吗?
发表于 2012-3-22 18:05:25 | 显示全部楼层
学习了
发表于 2012-3-30 11:50:08 | 显示全部楼层
学习下
发表于 2012-3-30 15:23:49 | 显示全部楼层
学习啦
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 19:03 , Processed in 0.019387 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表