|
|
发表于 2012-7-18 23:52:59
|
显示全部楼层
假設兩個PASS ELEMENT均工作在飽和區,左側的結構的VDO約等於PMOS的過驅動電壓,一般在200mV一下;在假設PASS ELEMENT的GATE不超過VDD的前提下,右側的結構的VDO至少為一個閾值電壓。左側的叫做LOW DROP-OUT,右側的叫做HIGH DROP-OUT。
顯然,LDO要比HDO的效率高得多,但是HDO仍有很多優點:
1. 穩定性
HDO的輸出阻抗約為1/(gm,n+gmb,n),LDO的輸出阻抗為ro,p,因此,HDO的輸出幾點被推到高頻處,只要誤差放大合理的加以補償,HDO Regulator非常穩定。
2. 面積
HDO使用NMOS管,佔用的DIE AREA更小,NMOS的MOBILITY 是PMOS的三倍左右。
3. PSRR
4. 負載變化
下邊的這種結構和上圖中的LDO的區別是什麽。
[img][/img] |
|