pipeline ADC 1.5bit/stage 数字校准最经典的算法

joezl82 · 发表于 2011-12-21 10:39:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

做pipeline ADC必看，Stephen H. Lewis 1992年的paper
A 10-b 20-Msample/s Analog-to-Digital Converter

Abstract—This paper describes a 10-b 20-Msample/s analog-
to-digital converter fabricated in a 0.9-pm CMOS technology.
The converter uses a pipelined nine-stage architecture with fully
differential analog circuits and achieves a signal-to-noise-and-
distortion ratio (SNDR) of 60 dB with a full-scale sinusoidal
input at 5 MHz. It occupies 8.7 mmz and dissipates 240 mW.

A 10 b 20 Msample s analog to digital converter.pdf (1.22 MB, 下载次数: 1571 )

lusitani · 发表于 2011-12-21 11:34:37

感謝分享相當實用的好資料!

kevinbest2008 · 发表于 2011-12-21 12:38:41

感謝分享相當實用的好資料!

hezudao · 发表于 2011-12-21 16:13:01

Ding Kansan

skygardon · 发表于 2011-12-22 09:40:38

很实用的资料，感谢楼主的分享哦！

wulong527 · 发表于 2011-12-24 09:10:33

just need this , thx very much.

accel30 · 发表于 2011-12-24 22:35:51

DINGDING

恩扣受到 · 发表于 2012-4-19 15:28:52

感謝分享相當實用的好資料!

梦枫 · 发表于 2013-5-21 14:18:17

thank you very much

fumin987654321 · 发表于 2013-6-8 18:40:47

跟现在做的项目很相近，下来参考一下

[资料] pipeline ADC 1.5bit/stage 数字校准最经典的算法

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2