TDC 仿真 Initial conditions与Convergence Options

etlant · 发表于 2011-12-20 16:20:49

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 etlant 于 2011-12-20 16:27 编辑

仿真TDC的时候出现了下面的情况
eetop.cn_1.jpg

然后就在这个地方卡住了，要等好长时间才能继续跑。
上面出现的“gmin", "source", "dptran"这几个选项可以在 ADE-->Simulation-->Options-->Analog下的收敛性选项里找到，具体如下：

但是具体该如何设定就成问题了。。。
eetop.cn_convergence.bmp

虽然用Hspice来仿不会出现这个问题，但是hspice不是太熟悉，一时半会没法解决。各位叔叔阿姨舅舅姑姑哥哥姐姐弟弟妹妹能帮上忙的千万别看着不管呐。。。。求助求助。。。
然后等了半个小时之后终于跑了起来：
eetop.cn_TDC_wait.jpg

哪地方设置出问题了呀？求助。。。。

gaojun927 · 发表于 2011-12-20 17:00:39

可能电路不好收敛。如果熟悉电路的话，可以考虑加些IC或者nodeset，帮助电路收敛。

etlant · 发表于 2011-12-20 21:58:41

回复 2# gaojun927

嗯，多谢指点~

[讨论] TDC 仿真 Initial conditions与Convergence Options

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2