请问Cadence Spectre中的带抽头变压器模型是？

dominic91

如题，Spectre中是否有像下图的中间带抽头的变压器模型，如果有的话是哪个呢？
如果没有的话该怎样实现，求各位大神帮助，谢谢~

victor0o0

analogLib --> ideal_balun

工大葫芦娃

victor0o0 发表于 2016-6-17 14:40
analogLib --> ideal_balun

你说的没错，我刚才试了下，可以用，谢谢了！

newwei

我这边用这个模型怎么仿真不了，报错
    Error found by spectre in `ideal_balun':`I29', during hierarchy flattening.
    ERROR (CMI-2116): I29.K0: Too few terminals given (4 < 6).
    ERROR (CMI-2116): I29.K1: Too few terminals given (4 < 6).

daxiali

newwei 发表于 2021-4-15 14:09
我这边用这个模型怎么仿真不了，报错
    Error found by spectre in `ideal_balun':`I29', during hierarc ...

你好，请问这个错误你解决掉了吗？

M.S.Liao

daxiali 发表于 2022-6-30 13:58
你好，请问这个错误你解决掉了吗？

请问这个问题解决了吗？

daxiali

M.S.Liao 发表于 2023-2-10 17:57
请问这个问题解决了吗？

没有

M.S.Liao

daxiali 发表于 2023-2-13 08:33
没有

会不会是两个不同的cell，里面的verilog 完全一样，你看看呢。

daxiali

M.S.Liao 发表于 2023-2-15 14:27
会不会是两个不同的cell，里面的verilog 完全一样，你看看呢。

我现在忘记这个错误如何复现了；楼上答主提到的这个器件，我是可以正常使用的。


cadence还是能识别出两个不同的cell的，所以我认为你的猜想不一定正确；你可以描述下你现在遇到的问题，我帮助测试一下。

M.S.Liao

daxiali 发表于 2023-2-16 10:42
我现在忘记这个错误如何复现了；楼上答主提到的这个器件，我是可以正常使用的。

就是具有两个不同function的symbol，port一致，这个symbol是从别处复制过来，然后发现写在里面的verilog里面写的function完全一致，实际上应该是要不一样。