Circuits for High-Performance Low-Power VLSI Logic by Albert Ma

nudt_xu

Circuits for High-Performance Low-Power VLSI Logic
by  
Albert Ma

nudt_xu

Contents
1 Introduction 13
2 Background - Scaling and the Challenges for future computing 15
2.1 Power Consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.2 Robustness . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.2.1 Signal noise and signal integrity . . . . . . . . . . . . . . . . . . . . . 17
2.2.2 Single Event Phenomena and soft errors . . . . . . . . . . . . . . . . 18
2.2.3 Variability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.2.4 Improving Robustness . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.3 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3 Background - Logic Styles 21
3.1 Static CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3.2 Domino . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.3 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
4 Preset Skewed Static Logic 29
4.1 Skewed Static Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
4.2 Preset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
4.3 Unateness . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
4.4 Pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.4.1 Level-sensitive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.4.2 Edge-triggered . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
4.4.3 Pulsed . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.5 Leakage and leakage variability impact . . . . . . . . . . . . . . . . . . . . . 43
4.6 Variability impact . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.7 Single Event Phenomena . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.8 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
5 Previous Work and Comparison 45
5.1 Logic styles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
5.2 Variability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
5.3 Pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.4 Timing Elements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
6 Managing Leakage 55
6.1 Leakage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
6.1.1 Multiple-Vth circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
6.1.2 Sleep Vector technique . . . . . . . . . . . . . . . . . . . . . . . . . . 56
6.1.3 Power Gating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
6.1.4 Applications to PSSL . . . . . . . . . . . . . . . . . . . . . . . . . . 59
6.2 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
7 Evaluation 63
7.1 Linear Feedback Shift Register . . . . . . . . . . . . . . . . . . . . . . . . . 63
7.1.1 Methodology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
7.1.2 Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
7.2 Shift register using wide fan-in gates . . . . . . . . . . . . . . . . . . . . . . 64
7.2.1 Methodology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
7.2.2 Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
7.3 Flip-flop comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
7.3.1 Methodology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
7.3.2 Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
7.4 32-bit Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
7.4.1 Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
7.4.2 Evaluation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
7.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
8 Testchip 75
8.1 Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
8.1.1 Test infrastructure . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
8.1.2 Measurement infrastructure . . . . . . . . . . . . . . . . . . . . . . . 76
8.1.3 Chip operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
8.1.4 ALU architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
8.2 Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
8.2.1 Transistor size selection . . . . . . . . . . . . . . . . . . . . . . . . . 78
8.2.2 Layout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
8.3 Simulation Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
8.4 Test and Measurement Methodology . . . . . . . . . . . . . . . . . . . . . . 80
8.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
9 Conclusion 83
9.1 Summary of Contributions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
9.2 Future Work . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
有需要的下来看看，

alien8448377

xiexie

y3rike

貌似喜迎人啊。。。

y3rike

06年MIT的博士论文
对我等国内的ic大兵够用了。。。

shengyepeng10

谢谢!!!!!

peepeekid

Is this new ?

formanck

逛逛，应该不错的

lujunfeng111

2006年的论文，貌似有些年头了。

ananqiqi

thanks