在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 3370|回复: 4

[求助] 麻烦用cadence做过DA的大哥进来指点一下

[复制链接]
发表于 2011-12-13 21:33:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
小弟刚接触模拟ic,导师让做一个10位80M的DA。现在参考下载的一些硕士毕业论文把带隙基准和偏置电路做完了,但是寄存器、锁存器和译码器这些数字模块就不知道怎么下手了。因为那些论文里面基本上找不到这些数字模块的晶体管级的电路图,全部是门电路级的电路图,我是不是要先用mos管搭一些门电路比如与非门、或非门、反相器等等,然后把它们建立symbol,再用这些symbol去组成那些寄存器、锁存器和译码器等等?
      另外,我看论文里面这些数字模块的电路图好像都是用verilog给编出来的,那我是不是也要去学一下verilog,然后自己来编这些电路图?
      还有就是这种10位的DA中,用温度计编码的占几位比较好(也就是采用?+?的分段形式比较好)?80M的刷新速率又是怎样确定的呢?我看论文里面这些写得都很省略啊。
      
      哪位大哥指教一下啊,感激涕零!!!
发表于 2011-12-14 13:33:35 | 显示全部楼层
现在的导师或者实验室师兄弟都不讨论问题吗?
回复 支持 反对

使用道具 举报

发表于 2011-12-14 18:46:09 | 显示全部楼层
在学校时做过DAC,温度计编码占的比重一般是60%——80%,有相关文献讲过温度计编码所占比重与INL和DNL的关系,给出一个折中的选择;10位的话建议你分为6—4或者是7—3;另外,你的满摆幅输出电流有多大?也不知道你用多大的工艺?80M的DAC应该比较好做一些;对于逻辑单元,两输入的与非门、或非门、反相器、锁存器、等,做成symbol调用就行了,规模不大,个人认为没必要再去学verilog。
我硕士论文也正好是关于DAC的,若有兴趣可以留下邮箱发给你。水平有限,不过你可以参考里面的管级的译码电路。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2011-12-14 20:17:16 | 显示全部楼层
回复 支持 反对

使用道具 举报

 楼主| 发表于 2011-12-14 20:22:30 | 显示全部楼层
回复 3# liiru


    这位大哥谢了哈!我用的是smic13的工艺,因为实验室没人做过,所以现在做得很艰难。我的邮箱是whspyl@163.com,麻烦了哈。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 03:45 , Processed in 0.022912 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表